手机设计

FPGA集成数据缓冲器与分离FIFO或多端口存储器的比较
作者：:Casey Springer

对于那些时钟频率低于100 MHz、存储器密度低于512K数据缓冲应用来说，将该设计集成到一个单 FPGA中常常能够提供最理想的解决方案。然而，随着缓冲存储器的需求增长和时钟频率的增加，设计者会发现采用分立 FIFO和多端口存储器的高性能和低成本特性将会提供独特的优势。

请登陆网站阅读全文>>

邮箱地址：
密码：		登录密码区分大小写
	记住我的密码忘记密码?

	如果您已经是以下网站的注册用户，请使用您当时的注册帐号登陆
电子工程专辑旗下网站电子工程专辑印度版电子工程专辑英文版电子工程专辑繁体中文版电子工程专辑韩文版电子工程专辑简体中文版模拟混合信号电源系统媒体播放器嵌入式设计印度版电源设计印度版家庭娱乐系统工业控制汽车电子

如果您已经是以下网站的注册用户，请使用您当时的注册帐号登陆

电子工程专辑旗下网站

	最新信息
AM/FM收音机耳机环形天线设计 (2008-08-29) 为什么消费者不用手机上网？ (2008-08-29) PCB板上打“补丁”，便携式电源升级 (2008-08-29) 智能手机高速增长，进军印度农村 (2008-08-29) 华清电子发布小型CMMB电视信号接收模组 (2008-08-29) TI新推低压8比特I2C/SMBus I/O扩展器TCA6408 (2008-08-29) 吉时利首款测量级8×8 MIMO系统问世 (2008-08-29) 手机电池修复仪的设计与应用 (2008-08-29)

eMedia Asia	电子工程专辑\|汽车电子设计\|媒体播放器\|家庭娱乐系统\|工业控制\|电源系统\|模拟混合信号\|电子系统设计\|国际电子商情
环球资源	环球资源企业网\|环球资源内贸网\|世界经理人\|尚品人生\|Electronic Components\|Computer Products\|China Sourcing Fairs
TechInsights	EE Times\|ESM Online